PAT-NO:

JP403216727A

DOCUMENT-IDENTIFIER: JP 03216727 A

TITLE:

N-BIT COMPARATOR

PUBN-DATE:

September 24, 1991

INVENTOR-INFORMATION:

NAME

COUNTRY

HAYASHI, KAZUMI

ASSIGNEE-INFORMATION:

NAME

COUNTRY

FUJITSU LTD N/A

APPL-NO:

JP02012364

APPL-DATE: January 22, 1990

INT-CL (IPC): G06F007/04

ABSTRACT:

PURPOSE: To reduce the scale of a gate and to shorten a detection time by providing one n-bit comparator, functioning a priority order for respective bits and selecting the group of data whose priority is the highest when n-bits are compared.

CONSTITUTION: The coincidence of data Ai and Bi (i=1-m) of two segences whose data length in n-bits is compared n a coincidence circuit 30 for respective bits. Then, a comparison result is informed to a decoder 31. Since '0' is outputted, if dissidence occurs even by one bit for respective groups of data in the decoder 31, only one n-bit comparator is required. Then, the group of data whose priority is high is selected when n-bits are compared by functioning priority for respective bits. Thus, the scale of the gate is reduced and the detection time can be shortened.

COPYRIGHT: (C)1991, JPO& Japio

19日本国特許庁(JP)

⑩特許出願公開

◎ 公 開 特 許 公 報 (A) 平3−216727

Solnt. Cl. 5

織別記号

庁内整理番号

43公開 平成3年(1991)9月24日

G 06 F 7/04 .

7530-5B

審査請求 未請求 請求項の数 1 (全9頁)

会発明の名称

nピット比較回路

②特 願 平2-12364

22出 願 平2(1990)1月22日

@発明者 t

和 美

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

⑪出 願 人 富士通株式会社

神奈川県川崎市中原区上小田中1015番地

⑭代 理 人 弁理士 井島 藤治 外1名

明細音

発明の名称 1. 発明の名所

nビット比較回路

2. 特許請求の範囲

データ長 n ビットの 2 系列のデータ A i と B i (i = 1 ~ m) をそれぞれ対応するデータの組毎 にピット毎の一致をとる一致回路 (30) と、

各データの組毎に一致回路 (30) の出力を入 力し、n ピットのデータのうち1 ピットでも不一 致があると *0* を出力するデコーダ (31) と、

該デコーダ(31)の出力に一致するデータの 和が複数ある時、優先順位の高いデータの組を選 択する信号を出力する優先順位回路(11)と、

前記一致回路 (30) のm組の出力を受けて優 先順位回路 (11) の出力に応じていずれか一つ をセレクトするセレクタ (12) と、

接セレクタ (12) 出力を受けて n ピットのデータ全てが一致した時にキャリー信号を出力する 比較回路 (32) と、

該比較回路 (32) の出力を受けて保護をかけ

る保護回路(33)と、

これら各構成要素を制御する制御回路 (34) とにより構成されてなるn ビット比較回路。

3. 発明の詳細な説明

[概要]

優先順位付きのnピット比較回路に関し、。

ゲート規模の削減と検出時間の短縮を図ること を目的とし、

データ長 n ピットの 2 系列のデータ A i と B i (i = 1 ~ m)をそれぞれ対応するデータの組毎にピット毎の一致をとる一致回路と、各データの組毎にピット毎の一致をとる一致回路と、 A ピットのデータのうち 1 ピットでも不一致があると "0"を出力するデコーダと、 該デコーダの出力に一致するデータの組が複数ある時、 優先願位の高いデータの組を選択する信号を出力する優先願位回路の m 組を選択する信号を出力を受けて優先順位回路の出力に応じていずれか一つをセレクトすると、 该セレクタ出力を受けて n ピットのデータと、 该セレクタ出力を受けて n ピットのデータをてが一致した時にキャリー信号を出力する比

[産業上の利用分野]

本発明は優先順位付きのnビット比較回路に関する。

[従来の技術]

第4図は従来のデータ送受信システムの構成プロック図である。1は送信装置、2は受信装置である。送信装置1に入ったデータ a は C R C C C y c l i c R e d u n d a n c y C h e c k) 算器1 a によりC R C 演算を行った後、データ b として送信される。一方、データ a も そのまま ラ e される。受信装置 2 では、これら 2 つのデータ a 、 b を受信し、データ a については C R C で p な 2 a により C R C で p を B とし、C R C で p を A とする。

11は比較部10より出力される比較結果が、 全ピットが一致した組が複数存在する時、予め定 められた優先順位に基づいてその内の1組をセレ クトする信号を出力する優先順位回路、12はm 個のデータ比較結果を受けて優先順位回路11の 出力に基づいて1組をセレクトするm-1セレク タである。13はセレクタ12の出力を受ける保 護回路である。

抜保護回路13は、データの全ピットが一致しない状態が例えば1回生じても直ちにデータ系列を他の系列に切換えることはしないで、所定の数だけデータの全ピットが一致しない状態が続いた時にはじめてデータ系列を切換えるようにする働きをするものである。14は比較部10、優先願位回路11及び保護回路13の制御を行う制御回路である。このように構成された回路の動作を説明すれば、以下のとおりである。

比較部10に入ったデータ(A系、B系)は各 組毎に全ピットの比較が行われる。第7図は比較 部10の従来構成例を示す図である。図では、1 比較器2bは、これら2つのデータA. Bをピット毎に比較する。しかしながら、CRC演算器2aのCRC演算を始めるタイミングが変化するため、データAとBの一致をとることが困難である。そこで、第5図に示すように、受信側に複数のCRC演算器2aを設け、データBと一致するデータAiを出力するCRC演算器をセレクトすることが考えられる。つまり、各CRC演算器2aの出力データAiをデータBと比較し、一致するデータをセレクタ2cでセレクトしてやるのである。

第6図は従来回路の構成プロック図で、第5図の受信装置2側の構成を示している。つまり、第5図のデータBとデータAi以降の比較回路の構成例を示している。図において、10は2組のm個のデータ(ピット長n)AiとBi(i=1~m)をピット毎に比較する比較部である。なお、データAiとBiとは第5図に示したように、どちらか一方が全て同じデータの場合(図ではBの方)もあるし、そうでない場合もある。

個の組のみ示しているが、実際には組の数mだけ、図に示す回路がある。シリアル/パラレル変換器20、21に入ったそれぞれの系のデータAi、Biはn個のパラレルデータD1、D2、…Dnに変換される。変換されたデータは、ピット毎に比較器22で比較され、その比較結果がオア回路23に送られる。オア回路23は、n個の比較器22の出力の内、1個でも不一致があれば、"0"を出力する。全ピットが一致した場合にのみ、"1"を出力する。

優先順位回路11は、各系から送られてくるm 個の比較結果を受けて、全ピットが一致した組を チェックする。全ピットが一致した相が複数あった場合には、その内から予め定められた優先順位 に従って、最も優先度の高い組を選択する信号を セレクタ12に出力する。セレクタ12は優先順 位回路11からの選択信号に従って1個の組をセ レクトし、出力する。出力結果は、保護回路13 に入る。

[発明が解決しようとする課題]

従来の優先順位付きnビット比較回路は、第7 図に示すような全ビットの一致,不一致を比較する回路をデータ系列の組mだけ用意する必要があり、ゲート規模が極めて大きくなり、またnビットの比較後に優先順位の最も高いものをセレクトするため、検出時間が長くなるという不具合があった。

本発明はこのような課題に鑑みてなされたものであって、ゲート規模の削減と検出時間の短縮を図ることができるnビット比較回路を提供することを目的としている。

[課題を解決するための手段]

第1図は本発明の原理プロック図である。第6図と同一のものは、同一の符号を付して示す。図において、30はデータ及nピットの2系列のデータAiとBi(l=1~m)をそれぞれ対応するデータの組毎にピット毎の一致をとる一致回路、31は各データの組毎に一致回路30の出力を入

1の出力は、優先順位回路11に送られ、該優先順位回路11は予め定められた優先順位で、デコーダ31の出力のうちの"1"を出力するデータの組を選択する倡号を出力する。

セレクタ12は、優先順位回路11からの選択信号に従って、データの組をセレクトし、比較回路32に送る。優先順位回路11で選択していた組にデータの不一致が出ると、優先順位回路11は出力。1。のデータの組の中から、次に優先度の高いデータの相を選択する信号を出力する。セレクタ12は、このようなデータの組を改っている。比較回路32に送る。比較回路32に送ったが一致したデータの組が1組存在することを示している。比較回路32の出力は保護回路33の出力が、検出出力DETとなる。保護回路33の出力が、検出力DETとなる。保護回路33の出力が、検出力DETとなる。

本発明によれば、データAiとBiとの一致を 一致回路30でピット毎に比較し、比較結果をデ カし、nビットのデータのうち1ビットでも不一致があると。0。を出力するデコーダ、11は設デコーダ31の出力に一致するデータの組が複数ある時、優先順位の高いデータの組を選択する信号を出力する優先順位回路、12は前記一致回路30のm組の出力を受けて優先順位回路11の出力に応じていずれか一つをセレクトするセレクタ、32は該セレクタ12出力を受けてnビットのデータ全でが一致した時にキャリー信号を出力する比較回路、33は該比較回路32の出力を受ける保護回路、34はこれら各構成要素を制御する制御回路である。図に示すmは信号のビット数を示す。

[作用]

一致回路30でデータの組毎にピットシリアルデータの一致がとられ、順次デコーダ31に送られる。デコーダ31は、人力したデータの組毎に通常は(データの一致の場合) 1 を出力し、不一致が生じると 0 を出力する。デコーダ3

コーダ31に知らせるようにし、デコーダ31はデータの租毎に1ビットでも不一致が生じれば 0°を出力するようにしているので、nビット比較回路を1個ですませることができる。従って、ゲート規模を小さくすることができる。また、ビット毎に優先順位を機能させることにより、nビット比較した時点で最も優先順位の高いデータの組がセレクトされているため、検出時間を短縮することができる。

[宴施例]

以下、図面を参照して本発明の実施例を詳細に 説明する。

第2図は本発明の一実施例を示す回路図である。 第1図と同一のものは、同一の符号を付して示す。 図に示す実施例は、A、Bのデータの組が4個で ピット長が6の場合を示している。一致回路30 は、2人力のEXNORゲートが4個で構成され ている。従って、そのゲート出力は、2つの入力 AiとBiが一致の時に 1 となる。 デコーダ31は、アンドゲート31 a と D タイプフリップフロップ31 b の組が4 個で構成されている。アンドゲート31 a の一方の入力には一致回路30のゲート出力が入り、他方の入力にはフリップフロップ31 b の Q 出力が入っている。フロップ31 b の D 入力に入っている。フリップフロップ31 b の クロック入力 C K には、 制御回路34 からのグリセット信号が入っている。

デコーダ31の各フリップフロップ31bの出力をそれぞれD1~D4とし、これら出力D1~D4は優先順位回路11のラッチ11aに入る。制御回路34からのクロックは、アンドゲート11bの出力はラッチ11aのクロック入力CKに入っている。デコーダ31の出力のうち、D1がラッチされたものをS1、D2がラッチされたものをS3、D4がラッチされたも

のをS4とすると、これらラッチ出力S1~S4 は図に示すようなアンドゲート11c~11eと オアゲート11f、11gの組合わせよりなるゲート回路に入る。

接が一ト回路は、優先順位の高い順(S 1 > S 2 > S 3 > S 4)に "1"を保持して出力するようになっている。例えば、先ずS 1 が "1"を出力している場合に、S 1 が "0"に落ちたら(不一致が生じたら)、今度は次に優先順位の高いS 2 が "1"になる。このようにして、順次優先度の高い倡号がセレクトされるようになっている。優先順位回路 1 1 の出力を、それぞれS L 1 ~ S L 4 とする。

セレクタ12は、一致回路30の各ゲートの出力H1~H4をラッチするラッチ12a、 該ラッチ12aの各出力Q1~Q4を受けるアンドゲート12b~12eの出力を受けるオアゲート12b~12eの地成されている。アンドゲート12b~12eの他方の入力には、それぞれ対応する優先順位回路1

1の出力SLI~SL4が入っている。

比較回路32は、セレクタ12の出力Qをその一方の入力に、他方の入力にフィードバック信号を受けるアンドゲート32a、該アンドゲート32aの出力をイネーブル入力ENに受ける8進カウンタ32b(CNTR2)及び該カウンタ32bのキャリーアウト出力COを受けるDタイプフリップフロップ32cより構成されている。

カウンタ32bには、8週のプリセット値 *1*
が入力されており、制御回路34からのロードパルスTLO2によりプリセット値がセットされる。また、該カウンタ32bのクロックは、制御回路34から与えられている。フリップフロップ32cは、カウンタ32bのキャリー出力COを制御回路34から出力されるラッチパルス(CMPCK)によりラッチする。モして、ラッチされた信号がCOPMとなる。このCOMP信号は、前記ゲート11bの他方の入力に入っている。

制御回路34は、タイミング信号TiMとマス タークロックMCKを受けて、クロック、初期値

ロードパルスTLO2及びラッチパルス(CMPCK)を作る。該制御回路34は、Dタイプフリップフロップ34a~34d.8進カウンタ34e(CNTR1)及びアンドゲート34fより構成されている。このように構成された回路の動作を、第3図のタイミングチャートを参照しつつ説明すれば、以下のとおりである。

制御回路 3 4 には、(a)に示すようなマスタークロック M C K と(b)に示すようなタイミング信号 T i M が入り、それぞれ(c)。(d)に示すような制御信号 T L O 1、 T L O 2 を出力する。カウンタ 3 4 e は(e)に示すような 7 進カウント(実際は初期値 1 からの 6 カウント)を行い、そのキャリーアウト C T I C O は(f)に示すようなもとなる。

~ (o) に示すように全て 1° である。 優先順 位回路 1 1 は、これら信号 D 1 ~ D 4 を受けると、 クロックでラッチし、ラッチ出力 S 1 ~ S 4 は (p) ~ (s) に示すようなものとなる。

これら出力 S 1 ~ S 4 を受けるゲート回路の出力 S L 1 ~ S L 4 は (t) ~ (w) に示すようなものとなり、最も優先度の高い H 1 をセレクトするように信号をセレクタ 1 2 は H 1 をセレクトし、(x) に示す Q として出力する。

次に、2ビット目でA1、B1に不一致が生じたものとする。この結果、該当するゲート出力H1が(h)に示すように 0°に落ちる。このデータをデコーダ31がデコードし、その出力D1がクロックに同期して 0°に落ちる。このデータD1をクロックで同期してラッチし、ラッチ11aの出力S1が(p)に示すように 0°に落ちる。

優先順位回路11内のゲート回路は、ラッチ1 1 a の出力を受けて、(t)~(w)に示すよう

i とBiの一致しているものの内の最も優先度の高いデータの組がセレクトされて比較回路32に送られるようになっている。

比較回路32では、初期値 "1" からクロックカウントを開始し、カウントアップしたらキャリーアウトCOを出力する。前記セレクタ12の出力Qはアンドゲート32aを介してカウンタ32bのイネーブル入力ENに入っており、ENが "1" の間にクロックをカウントする。前記セレクタ12の出力Qは、データの組の内、一致している組がある間は "1" を出力し続けるので、6ビット全部が一致するデータの組がある限り、カウンタ32bは初期値1から6クロックカウントを行いキャリーアウトCOを出力する。このCOは、制御回路34から出力される(z)に示すようなCMP信号として出力さ

このように、本発明によれば、一致回路30及びデコーダ31により、データの組毎にピットシ

に S L I が "0" に落ち、代わりに次の信号 S L 2が "1" となるセレクト信号をセレクタ 1 2に 出力する。セレクタ 1 2の出力 Q は (x) に示すようにラッチ 1 2 aの Q 1 が "0" に落ちてから、次のクロックまでの間に "0" に落ちるが、 H 2 がセレクトされると同時に、 再び "1" に上がる。

次に、6ピット目でA2とB2に不一致が生じH2が(i)に示すように "0" に落ちたものとする。これを受けてクロックに同期してデコーダ31の出力D2は(m)に示すように "0" に落ちる。D2が "0" に落ちると、次のクロックに同期してS2が(q)に示すように "0" に落ちる。この結果、優先順位回路11のゲート回路は次に優先度の高いH3をセレクトするようなセレクト信号をセレクタ12に出力する。

この結果、セレクタ12はH3をセレクトし、 出力する。この結果、セレクタ12の出力は(x) に示すように一旦"O"に落ちるがH3がセレク トされると同時に再度"1"に立ち上がる。この ようにして、図に示す回路は、常にデータの組A

リアルなデータを順次ピット毎に一致しているかどうかチェックできるので、第7図に示すようにシリアル/パラレル変換器は不要となり、ゲート規模の削減を図ることができる。また、ピット毎に優先順位を機能させることにより、6ピット比較した時点で最も優先順位の高いデータの組がセレクタ12によりセレクトされているため、検出時間を短縮することができる。

上述の実施例ではデータの組 (m) が4、ビット長 (n) が6の場合を例にとって説明したが、本発明はこれに限るものでないことはいうまでもない。任意のデータの組の任意のビット長のデータに本発明を適用することができる。

[発明の効果]

以上、詳細に説明したように、本発明によれば、データAiとBiとの一致を一致回路30でピット毎に比較し、比較結果をデコーダ31に知らせるようにし、デコーダ31はデータの組毎に1ピットでも不一致が生じれば"0"を出力するよう

にしているので、nビット比較回路を1個ですませることができる。従って、ゲート規模を小さくすることができる。また、ビット毎に優先順位を機能させることにより、nビット比較した時点で最も優先順位の高いデータの組がセレクトされているため、検出時間を短縮することができる。

4. 図面の簡単な説明

第1図は本発明の原理ブロック図、

第2図は本発明の一実施例を示す回路図、

第3図は各部の動作を示すタイミングチャート、

第4図は従来のデータ送受信システムの構成プ

ロック図、

第5図は従来のデータ送受信システムの構成プロック図、

第6図は従来回路の構成プロック図、


第7図は比較部の従来構成例を示す図である。

第1図において、

- 11は優先順位回路、
- 12はセレクタ、
- 30は一致回路、


31はデコーダ、

- 3 2 は比較回路、
- 33は保護回路、
- 34は制御回路である。




-172-

図




本発明の一実施例を示す回路圏 第2図




-173-

第 3 図



世来のデータ送受信システムの構成プロック図 第 5 図



催来回路の構成プロック図 第 6 図

